Chips moleculares que se arman a sí mismos


Así como un antiguo dicho popular expresa que todos los caminos conducen a Roma, las investigaciones científicas aparentan seguir un orden establecido que permite que la Ley de Moore nunca deje de estar vigente. La necesidad de hacer chips cada día más pequeños está atravesando barreras sencillamente impensadas hasta por el propio Gordon Moore. Esta semana, investigadores del MIT han estado estudiando nuevas técnicas que permiten crear circuitos utilizando moléculas pequeñas que, automáticamente al ser depositadas en el chip, se organizan en patrones útiles. Es decir, chips que se fabrican y optimizan por sí mismos.

Las dimensiones físicas de un chip (el corazón de los circuitos integrados) está disminuyendo desde hace 50 años gracias a los avances y optimización de los métodos constructivos que se utilizan en su desarrollo. Sin embargo, el trabajo de investigadores del MIT, publicado esta semana en la revista Nature Nanotechnology, plantea que estos procedimientos dejarán de existir para dar paso a nuevos métodos constructivos basados en la creación de circuitos que utilizan pequeñas moléculas encargadas de organizarse en forma automática (es decir, por sus propios medios) en patrones útiles que permiten la conexión entre los diversos dispositivos que componen un circuito integrado. 

En la actualidad, los chips se construyen capa por capa, a través de un proceso denominado fotolitografía. Una capa de silicio, otra de metal y/o algún otro material específico se depositan de manera organizada y pre-establecida sobre un sustrato. Luego es recubierto con un material sensible a la luz (resina fotosensible) y posteriormente una luz muy brillante recorre una especie de máscara donde realiza una proyección luminosa de un modelo físico predefinido. Las porciones de materiales que quedan expuestas a este haz se endurecen y los transistores que forman el chip se van construyendo e interconectando uno a uno. Las partes que no fueron expuestas a la “foto-proyección” se lavan con productos químicos y metodologías específicas dejando al descubierto el resto del material. De este modo se han construido históricamente los chips.

La ciencia busca nuevas técnicas de integración ensayando nuevos materiales

El problema actual es que las características físicas de los chips son mucho más pequeñas que la longitud de onda de la luz utilizada para trabajar dentro de ellos. Por este motivo, los fabricantes han desarrollado varios trucos para obtener diversos “efectos” de luz que les permitan producir modelos más pequeños que su propia longitud de onda. Pero según los informes, no van a poder trabajar a escalas más pequeñas. La manera obvia de continuar reduciendo el tamaño final de los chips sería utilizando técnicas de haces de electrones para transferir los patrones de máscara a las capas de resina fotosensible. Pero a diferencia de la luz, que puede brillar a través de una máscara completa y exponer un chip entero de una sola vez, un haz de electrones tiene que avanzar y retroceder a través de la superficie de un chip siguiendo un patrón de líneas paralelas, como una cosechadora haciendo su trabajo en un campo sembrado de trigo.

“Es como la diferencia entre la escritura a mano e imprimir una página completa de una sola vez”, dice Karl Berggren quien, junto a Caroline Ross, está llevando a cabo este nuevo trabajo. El método de litografía por haz de electrones, a pesar de ser una alternativa física y técnicamente posible, requiere de métodos de ejecución muy lentos en la práctica para completar un recorrido completo y preciso. Esta desventaja trae consigo un incremento de costos respecto a la litografía óptica convencional que transforman al procedimiento en una técnica no rentable.

Una oblea completa puede ser fabricada de una sola vez con la tradicional técnica de litografía óptica

Interconectando elementos
El enfoque de los investigadores del MIT es utilizar litografía por haz de electrones con moderación para crear patrones de pequeños “espacios vacíos” en un chip de silicio. Luego se procede a un depósito de polímeros especialmente diseñados, en el que las moléculas más pequeñas están vinculadas de modo tal que terminan formando largas cadenas enlazadas. Los polímeros, de manera espontánea, ocupan posiciones adecuadas y se organizan en patrones útiles que sirven para conectar entre sí los dispositivos integrados dentro del chip. El truco se basa en que los polímeros son en realidad “co-polímeros“, es decir, están hechos de dos tipos diferentes de polímeros.

Berggren compara una molécula de co-polímero con los personajes interpretados por Robert De Niro y Charles Grodin en la película Midnight Run, donde un cazador de recompensas y un criminal de cuello blanco son esposados juntos, pero no se soportan. Es decir, los distintos tipos de polímeros utilizados intentan buscar caminos diferentes al ser depositados durante el proceso de fabricación del chip, pero no pueden lograrlo porque están unidos físicamente de manera obligatoria. En su intento de separarse, los diferentes tipos de cadena polimérica se organizan en patrones fácilmente predecibles. Al variar la longitud de las cadenas, las proporciones de los dos polímeros, la forma y la ubicación del hueco destinado a esta composición química dentro del silicio, Ross, Berggren y sus colegas fueron capaces de producir una amplia gama de modelos de utilidad en el diseño inicial de circuitos simples.

Uno de los dos polímeros que los investigadores del MIT utilizan se quema cuando se expone al plasma (una especie de gas con carga eléctrica específica), mientras que el otro, que contiene silicio, se convierte en vidrio. La capa de vidrio podría servir para el mismo propósito que la resina foto-resistente en la técnica de litografía ordinaria, protegiendo el material que permanece debajo de ella, mientras que el resto (no endurecido) se lava en forma química.

Vista detallada de una porción de una oblea de silicio

La libertad de elección de su puesto de trabajo
Dan Herr, director de investigaciones de las ciencias en nanofabricación de la Semiconductor Research Corporation (un consorcio de la industria y la investigación académica) dice que hace cuatro o cinco años, los ingenieros de su organización fueron consultados para determinar las diversas formas fundamentales que una auto-organización de moléculas puede ser capaz de asumir, con el fin de ser útiles para la fabricación de circuitos. Desde entonces, los investigadores han logrado determinar las técnicas que utilizan las moléculas para ensamblarse a sí mismas, pero para ello han “cambiado la química en la superficie o las técnicas de lavado químico, descubriendo “zanjas” en la superficie y usándolas como un canal para el proceso de auto-montaje“. Sin embargo, la técnica de Berggren y Ross no requiere de esos canales para orientar el auto-montaje de las moléculas, sino que reduce (no elimina) la necesidad de litografía por haz de electrones. De acuerdo con Dan Herr, “este beneficio les ahorrará muchísimo en términos de rendimiento“, es decir, la eficiencia con la que los chips pueden ser fabricados.

Esta nueva técnica también permitirá novedosas aplicaciones a escalas nanométricas

Por supuesto que una mayor investigación es necesaria aún. Sin embargo, lograr un efectivo auto-montaje de las moléculas puede constituir un medio viable para la fabricación de chips individuales. Más cerca en el tiempo, Berggren y Ross ven que esta técnica podría ser utilizada para producir chips que impriman patrones magnéticos a nanoescala sobre la superficie de discos duros o incluso para producir las máscaras utilizadas en litografía convencional. Hoy, las técnicas de construcción de las máscaras para un sólo chip que requieren litografía por haz de electrones pueden costar millones de dólares y su amortización es muy difícil de lograr a excepción de vender enormes cantidades de ese modelo de chip. Mientras tanto, Ross y Berggren están trabajando para encontrar los arreglos de sus puestos de trabajo a nanoescala que produzcan el funcionamiento definitivo de circuitos en sus chips de prototipo, tratando de perfeccionar sus técnicas para producir tamaños de chips cada vez más pequeños.

[El Crédito es para el Autor: Mario Saaacco, NeoTeo]

Publicado el marzo 19, 2010 en Tecnología y etiquetado en , , , , . Guarda el enlace permanente. Deja un comentario.

Responder

Introduce tus datos o haz clic en un icono para iniciar sesión:

Logo de WordPress.com

Estás comentando usando tu cuenta de WordPress.com. Cerrar sesión / Cambiar )

Imagen de Twitter

Estás comentando usando tu cuenta de Twitter. Cerrar sesión / Cambiar )

Foto de Facebook

Estás comentando usando tu cuenta de Facebook. Cerrar sesión / Cambiar )

Google+ photo

Estás comentando usando tu cuenta de Google+. Cerrar sesión / Cambiar )

Conectando a %s

A %d blogueros les gusta esto: